Original document

IMAGE SENSOR

Patent number:

JP61295656

Publication date:

1986-12-26

Inventor:

WATANABE ZENSAKU; CHIYOMA HITOSHI; NAKAGAWA

MASAHIRO

Applicant:

TOKYO SHIBAURA ELECTRIC CO; TOSHIBA ELECTRONIC DEVICE

ENG

Classification:

- international:

H01L27/14; H04N1/028; H01L27/14; H04N1/028; (IPC1-7): H01L27/14;

H04N1/028

- european:

- Application number: JP19850136991 19850625


Priority number(s): JP19850136991 19850625

View INPADOC patent family

Report a data error here

Abstract of JP61295656

PURPOSE: To perfectly correct deviations in output signals and to substantially decrease the number of connection points between a photoelectric converting section and a driving circuit section, by arranging a capacity-regulating wiring pattern for correcting any non-uniformity in a connecting wiring pattern formed on an insulating substrate, under or in the vicinity of the photoelectric converting section through an insulating layer. CONSTITUTION:A wiring pattern 4 includes a connecting wiring pattern 4a which is designed, similarly to conventional one, such that wires closer to the opposite sides of the pattern have larger lengths, and a capacity-regulating wiring pattern 4b which is designed such that a wire connected to the longer wire of the connecting wiring pattern 4a has a smaller area. Consequently, the sum of the areas of a pair of wire is approximately equal in all the pairs. An integrated circuit 6 is electrically connected to the connecting wiring pattern 4a through a gold or aluminium wire 7. A photoelectric converting section B comprises an insulation layer 10 and a photoelectric conversion element 11 consisting of a discrete electrode 11a, a high-resistance photoconductive film 11b and a transparent conductive film 11c, and is connected to the connecting wiring pattern 4a through a gold or aluminium wire 12.



Data supplied from the *esp@cenet* database - Worldwide

⑩ 公 開 特 許 公 報 (A) 昭61 - 295656

@Int_CI_4

識別記号

厅内整理番号

每公開 昭和61年(1986)12月26日

H 01 L 27/14 H 04 N 1/028 7525-5F Z-7334-5C

審査請求 未請求 発明の数 1 (全8頁)

劉発明の名称 イメージセンサ

②特 願 昭60-136991

②出 願 昭60(1985)6月25日

砂発 明 者 渡 辺 善善作 川崎市幸区堀川町72 株式会社東芝堀川町工場内

砂発 明 者 千 代 間 仁 川崎市幸区堀川町72 株式会社東芝堀川町工場内

⑫発 明 者 中 川 雅 博 川崎市幸区堀川町72 東芝電子デバイスエンジニアリング

株式会社内

⑪出願人 株式会社東芝

川崎市幸区堀川町72番地

⑪出 願 人 東芝電子デバイスエン

川崎市幸区堀川町72

ジニアリング株式会社

砂代 理 人 弁理士 則近 憲佑

外1名

明 細 音

1. 発明の名称

イメーひセンサ

2. 特許請求の範囲

(2) 前記容量調整用配額パターンの少なくとも 一部は、前記光電変換案子の一部を構成している ことを特徴とする特許請求の範囲第1項記載のイ メージセンサ。

- (3) 前記光電変換素子は、電荷装積型の光電変換素子であることを特徴とする特許請求の範囲第 1項または第2項記載のイメージセンサ。
- (4) 各々の前記接続用配線パターンの浮遊容量を実質的に均一にすることは、前記容量調整用配線パターンの各々の面積が前記接続用配線パターンの各々の長さに比例して小さくすることにより行われることを特徴とする特許請求の範囲第1項または第2項記載のイメージセンサ。
- (5) 各々の前記接続用配線パターンの浮遊容量を実質的に均一にすることは、前記容量調整用配線パターンの相互に解接する配線間容量が、前記容量調整用配線パターンの各々に接続する前記接続用配線パターンの長さに比例して小さくするように前記容量調整用配線パターンの長さまたは配線間隔の少なくとも一方を調整していることを特徴とする特許線の範囲第1項または第2項記載のイメージセンサー
 - (6) 各々の前記接続用配設パターンの浮遊容量

を実質的に均一にすることは、前記容量調整用配 線パターンの相互に隣接する配線間容量が、前記 容量調整用配線パターンの各々に接続する前記接 税用配線パターンの各配線長に比例して小さくな るように前記容量調整用パターンの各配線長また は配線間隔の少なくとも一方を調整し、かつ前記 容量調整用配線パターンの少なくとも一部記 容量調整用配線パターンの少なくとも一部記 容量調整用配線パターンの少なくとも一部記 容量調整用配線パターンの少なくとも一部に の対地容量補正手段を配置したことを特徴とする 特許請求の範囲第1項または第2項記数のイメー ジャンナ。

(7) 前記対地容量補正手段は、対地容量補正用の配線パターンであることを特徴とする特許請求の範囲第6項記載のイメージセンサ。

3. 発明の詳細な説明

[発明の技術分野]

本発明は、光電変換素子を用いて原稿等の画像 面上の画像を電気信号に変換するイメージセンサ に保かり、特に電荷書積型の密積型イメージセン サに関する。

[発明の技術的背景とその問題点]

となり、1 ラインの読取りが終了した後、再びON 状態となるまでの時間、光電変換案子Pの発生電荷を案子容量 C。に著積し、その著積電荷をスイッチング素子 8 のうちの対応するスイッチング素子 8 が再度 O N 状態になったときに読出すのである。そして、この読出し電荷が検出回路を介して読取り出力として出力される。

しかしながら、このような従来のイメージセン・サにおいては、上述したように光電変換素子Pと 美積回路 I とは絶縁基板上に形成された配線パターンLにより接続されるが、集積回路の実装上これらの配線パターンLは配線長が一定とならず、 各々の配線パターンLの持つ配線容量も不均一となるため出力信号にゆがみが生じるという問題がある。

すなわち、配線パターン上は対地容量 C」と配線間容量C」の 2 つの配線容量を持ち、集積回路 I 等により発生する残りの容量を C』、光電変換素 子Pに蓄積される電荷量を Qとすると、 電圧読取 方式の場合、配線パターン端部の光電変換素子の ファクシミリ等に用いられる面像銃取り装置を 小型化するために、密着型イメージセンサが使用 されている。

この密着型イメージセンサは、面像情報をほぼ 1:1の大きさで銃取るイメージセンサであつて、 特に電荷普積型の密着型イメージセンサの信号銃 取方式は電圧銃取方式により行われている。

この種のイメージセンサは、基本的に第8図に示すように構成されている。

すなわち、同図においてPは、素子容量 C。と光量に応じた電荷量を流すフォトダイオード D からなる電荷蓄積型の光電変換素子であり、通常一列に配列されている。

これらの光電変換素子Pの各一端は電源Bに接続され、各他端は実積回路Iのスイツチング案子Sに配線パターンLを介してそれぞれ接続されている。スイツチング案子SはシフトレジスタSRにより頂次駆動され、光電変換案子Pに蓄積されている電荷信号が読出される。

すなわち、スイツチング業子3が順次0N状態

出力信号は次の(1)式で表され、それ以外の部分の 光電変換案子の出力信号は次の(2)式で表わされる。

$$Q/(C_0 + C_1 + C_2 + C_3)$$
 (1)

$$Q/(C_0 + C_1 + 2C_1 + C_1)$$
 (2)

従つて、配線容量(C₁+C₂)のばらつきが大きくない、それにともない出力信号のばらつきが大きくなり、例えば第9図に示すように、マークの人は第9図に示すように、マークの人は無マーク1aとこれよりやや談色のマーク1bをイメージセンサ2により説取る場合、各光電変換案子Pからの出力信号が一定とように、第10図に示すように、出力にゆがみが生ずるのでといる。このため、一般に出力信号を*1*と*0°となりれている。しかいら、例えばカラーをいいる。は、第11図に示すように初まりに、第11図に示すように初までは、第11図に示すように初までは、第11回に示すように初まして、第11回に示すよりに対して、第11回に示すように初までは、第11回に示すように初までは、第11回に示すよりに対して、第11回に示すよりに対して、第11回に示すよりに対して、第11回に示すよりに対して、第11回に示すよりに対して、第11回に示すよりに対して、第11回に示すよりに対して、第11回に示すよりに対して、第11回に示すよりに対して、第11回に示すよりに対して、第11回に示すよりに対して、第11回には、第11回に示すると、記述をは、記述を表示とは、記述を表示とは、記述を表示とは、記述を表示とは、記述を表示といいまする。

しかしながら、このように補正回路を付加する

ことは、イメージセンサの構成を複雑にし、製品 コストを高くするという問題がある。

また、このような出力のばらつきを補正する手段として、第13図に示すように、集積回路Iの配線パターンLの配線福を配線長の長いものほど細くなるように変化させ、対地容量C,を調整して、配線容量(C,+C,)のはらつきを均一にする方法も提案されている。なお同図においてTは光電変換案子の接続端子、Wはポンディングワイヤである。

しかしこの方法は通常光電変換素子の配列ビッチが等しくなつていることから配線パターンの対 地容量 C₁ の補正はできても、浮逸容量のひとつ である配線間容量 C₂ は隣接配線パターン間の間隔 が一定とならないためにその不均一となる問題が ある。また、図示していないが光電変換素子 P の 業子容量 C₂ を変えて、配線長の差によつて生じる配線パターン L に生じる浮遊容量の不均一を補 正する方法も本発明者らは考慮してみた。しかし、配線パターン L の 浮遊容量 C₁ , C₂ に比較し、素

されたもので、生産性が良好で、しかも大型化することなく配線パターン等の容量 五みにより発生する出力 借号のはらつきを補正できるイメージセンサを提供することを目的とする。

(発明の概要)

上述の目的を建成するため、本発明のイメージと対の概要を簡潔に述べるならば、絶縁基板上に形成された配線長が少なくとも一部でする容量を開発がクーンを光観変換のできるに発展したとなりでは、これにより各々の配線パターンの浮遊容量を実質的に同一とすることができる。

以下この発明の実施例を図面を参照して説明する。

第1 図は本発明の一実施例を示す断面図、第2 図はその配線パターンを示す部分断面図である。

この実施例のイメージセンサは、駆動回路邸Aと光導電変換部Bにより構成されている。

·子容量 C。は1~4 dots/皿のような低密度のイメ ージセンサの場合、大きいためその補正値はフォ トエッチング工程の変動すなわちフォトエッチン グの条件等が変ることにより大きく変化するため 配線パターンの浮遊容量との和も一定化されずィ メージセンサの出力、選圧の均一化の改善度合が少 なく実用に供しないという問題がある。また、8 dots/== 以上のような高密度イメージセンサにつ いて言えは、配線パターンLの浮遊容量 C., C. が素子容量 C。より大きくなることによりその補正 効果は少ないと同時に、逆に光電変換案子の案子 容量C。を決定する電極の長さ(副走査方向をさす) を大きく変えて C。を大きくすると副走査方向の続 取り位置が各々の光電変換案子間で異なつてくる ため、その旣取精度の面で実用上問題がある。さ らに、配線容量の補正に伴い配線パターンが長大 なものとなり、イメージセンサが大型化するとい う問題があつた。

〔発明の目的〕

本発明はこのような従来の離点を解消すべくな

駆動回路部Aは、セラミック基板3と、この上に形成されたアルミニウムまたは金等の薄膜よりなる配線パターン4と、この配線パターン4上に導電性エポキン樹脂5により固着されたアナログスイッチ機能を有する集積回路8とからその主要部分が構成されている。

臭顔回路 6 は、金あるいはアルミニウムワイヤ

7により接続用配線パターン4mと電気的に接続され、また容量関整用配線パターン4b上には、 光電変後部Bの絶縁層10(例えばポリイミド樹脂, ガラス系無機物等)がスピンコートあるいはスク リーン印刷法等により形成され、その上部に膜技 術により光電変換部Bが構成されている。なお、 集積回路6から接続用配線パターン4mの接続端 子にかけて絶縁性樹脂8がポツテイングされ、そ の外周は保護キャップ9で緩われている。

一方、光電変換部Bは、絶縁層10と、この絶録 層10上にクロムまたはアルミ薄膜を用いて形成された個別電極11a、この個別電極11a上に順に積膜 されたα-SI:H等からなる高抵抗光導電膜11b、 SaOs、ITO膜等の透明導電膜11cからなる光電 変換素子11とから構成されており、光電変換素子 11の各個別電極11aには金あるいはアルミニウム 降膜の積膜によりポンディングパットが形成され、 金あるいはアルミニウムワイヤ12により接続用配 線パターン 4aに接続されている。

また、11dは光電変換索子Pの個別電極11aに対

同一符号を付して重複する説明を省略する。

この実施例では、個々の光電変換案子に対応する各接続用配線パターン4』をL字状に形成するとともに、これらに接続された容量調整用配線パターン4bを、それらの延長上に点対称となるように形成して、隣接配線間隔の同一な部分の配線長さの和を全配線パターン4を通じて同一長さとし、これによつて各配線パターン4の対地容量 C」と配線間容量 C』とをそれぞれほぼ等しくなるように調整している。

第 4 凶はさらに他の実施例の要部を示す断面図 である。

この実施例においては、配線パターン形成時に プロセス変動や、絶縁基板表面の仕上り差等によ つて生じる対地容量 C₁ の均一性を向上さすべく、 対地容量補正パターン 4d を付加したもので、各々 配線パターンの対地容量の変動比率を減少させ配 練聞容量をほぼ均一に構成したものである。

第 5 図は第 1 図に示した本発明の他の実施例を示し、光電変換集子 P の個別電極11 a と接続用配

向する透明導電膜 IIc を導出し電源 B に電気的導通をとるための共通電極である。

さらに、光電変換案子11上には保護ガラス板 13 が透明絶疑樹脂14により固着され、かつ保護ガラス板 13 の周囲から保護キャップ 9 にかけて同一樹脂がポッティングされている。

この実施例のイメージセンサでは、光電変換業子の出力信号は、金あるいはアルミニウムワイヤ12、接続用配線パターン 4m および金あるいはアルミニウムワイヤ 7 を介して集積回路 6 に導通される。

一実施例のイメージセンサでは、配線パターン4を光電変換部Bの下部およびその近傍に延長してその面積が等しくなるようにしたので、全体を大型化することなく配線容量の補正を完全に行なうことができる。なお、配線パターン4は光電変換部Bの下部またはその近傍の一方に延長するだけでも良いことは言うまでもない。

第3 図は他の実施例を示す断面図である。なお、 以下の説明において、第1 図と共通する部分には

第6図は本発明の他の実施例である。

この実施例のイメージセンサは絶縁層10の光電変換素子11の構成部にスルホールを設けて、容量調整用配線パターン4bの一部を光電変換素子11の個別電極11aとしたもので、やはり配線パターンの浮遊容量歪補正は一実施例(第1図に示したもの)と同様に実施し各々の配線容量をほぼ均一に構成したものである。

第7図は第1分明の変形例で共通電極11dを絶録暦10の上部に構成したものである。

(発明の効果)

以上説明したようにこの発明のイメーシャンナは、光電変換紫子と集積回路とを結ぶ接続用配線パターンにそれぞれ接続させて光電変換部の下部あるいはその近傍に絶縁層を介して容量調整用配線パターンを形成したから大型化することなく、

配線パターン等の容量預みにより発生する出力信号のは5つきを完全に補正することができる。さらに配線パターンの容量調整用配線パターンの一部を用い光電変換素子の一部を構成したことにより光電変換部と駆動回路部の接続点が大幅に減少し、生強性が向上するとともに信頼性の高いイメージセンナが得られる。

4. 図面の簡単な説明

第1図は本発明のイメージセンサの一実施例を示す断面図、第2図ないし第4図はそれぞれ本発明の他の実施例の要部を示す平面図、第5図は本発明の他の実施例を示す断面図、第6図ないし第7図は本発明の他の実施例を示す断面図、第8図はイメージセンサの等価回路図、第9図ないし第12図は従来イメージセンサにおいて出力信号にパラッキを解消する方法を説明するための模式図、第13図は従来の出力信号のパラッキを解消したイメージセンサの要部を示す平面図である。

3 … 絶縁基板 4 … 配線パターン


4 a …接続用配線パターン

4b …容量調整用配線パターン 5 … 導電性エポキシ樹脂 6 … 集積回路 7, 12 ... 7 1 + 8 … 絶緣樹脂 9 …保護キャップ 10 …絶縁層 11 …光覧変換緊子 11 = … 個別電極 11b …高抵抗光導膜 11c …透明性導電膜 13 … 保護ガラス板 A … 駆動回路部 B … 光包変換部 C。… 案子容量 C、…対地容量 C, …配線間容量 B ··· 和 顧 D…フォトダイオード L…配線パターン P…光電変換素子


8 … スイツチ


代母人 弁理士 則 近 憲 佑 (ほか1名)


SR … シフトレジスタ





第 1 図
















व्य ६ व्य


213 7 223




第 8 図

特開昭61-295656 (8)







第 13 図